Nowe podejścia do przyspieszenia sprzętowego za pomocą ultra niskiej gęstości FPGA

Poproś projektantów systemów o wymienienie problemów, z którymi się borykają - nie ma znaczenia, czy budują mobilne konsumenci, motoryzacyjne, przemysłowe, medyczne lub naukowe - i nieuchronnie wspomnią o optymalizacji wydajności procesora gospodarza. To nie jest zaskakujące. Architektura tych MPU oparta na zdarzeniach pozwala im na wielozadaniowość i rozwiązywanie nowych priorytetów w miarę ich wystąpienia. Ale w miarę wzrostu liczby we/wy, stawia także eskalacyjne zapotrzebowanie na przepustowość.
Zadanie do zarządzania szerszą gamą we/wy, a także innych funkcji poleceń i sterowania systemem, dzisiejsze MPU hosta muszą pozostać działającym przez dłuższy czas, zużywając w ten sposób cenną moc i obliczanie zasobów.
Pobierz ten oficjalny dokument, aby dowiedzieć się więcej.