Weryfikacja poziomu systemu i debugowanie projektów pamięci DDR3/4

Ta notatka aplikacji zawiera wprowadzenie do technologii pamięci DDR i wyjaśnia wspólne wyzwania, związane z konkretnym charakterem danych DDR, poleceń / adresów i kontroli oraz opisuje typowe pomiary w celu weryfikacji i debugowania projektów systemów DDR.
Artykuł wyjaśnia zalecane punkty testowe i połączenie sond oscyloskopu, a także kompensację efektów interposerów DDR poprzez uznanie. Dokument opisuje wydajną weryfikację integralności sygnału za pomocą pomiarów diagramu oczu, zaawansowanego wyzwalania i funkcjonalności TDR/TDT. Biorąc pod uwagę dużą liczbę linii sygnałowych i dynamiczne zakończenie magistrali, SSN (jednoczesny szum przełączający) ma znaczący wpływ na projekty pamięci DDR i integralność sygnału, a także integralność mocy jest wysoce zależna od wzoru. Wprowadzamy techniki osiągnięcia wysokich wskaźników akwizycji i pomagamy skutecznie wykryć scenariusze najgorszych przypadków, wpływając na wydajność ogólnego projektu pamięci. Dokument zawiera również bliskie spojrzenie na integralność energii.
Podając przykłady najlepszych praktyk w procesie weryfikacji projektowania i debugowania, dokument dotyczy wszystkich projektantów systemów i inżynierów testowych, pracujący nad projektami pamięci DDR.